Mon premier post!

Petit test pour voir si le code HDL s’affiche bien:

entity AND_GATE is
    port (
        A : in std_logic;
        B : in std_logic;
        Result : out std_logic
    );
end entity AND_GATE;